"메모리의 벽 '을 깨는 차세대 DRAM 규격 HMC (하이브리드 메모리 큐브) 1.0 사양 공개
[출처 : japanese.engadget]
차세대 DRAM 기술 Hybrid Memory Cube (HMC)의 제품화를 목표로 HMC 컨소시엄이 첫 번째 사양 HMC Specification v1.0을 공개했습니다.
HMC는 메모리 칩의 삼차원 적층와 실리콘 관통 전극 (TSV, Through-Sillicon Via), 메모리 컨트롤러의 통합 등 신기술 · 새로운 아키텍처을 채용하는 것으로, 현행의 DDR3과 비교하여 대폭적인 고속화와 저소비 소비 전력, 구현 면적의 삭감을 가능에하는 새로운 DRAM 규격의 명칭.
HMC는 Micron과 삼성이 중심이되어 제창 한 규격으로, 컨소시엄에는 Developer Members로 위 2 사 외에 SK hynix와 ARM, HP, Altera 등 9 개사가 Adopter Member와 함께 100 개 이상의 기업과 연구 기관이 이름을 나란히하고 있습니다.
HMC는 차세대을 자칭만큼 있고 물리 계층도 논리적 계층도 새롭게, 현행의 DDR3 DRAM 등와 호환이 없습니다. 물리적으로는 메모리 컨트롤러와 외부의 CPU와 GPU와의 시리얼 통신 인터페이스를 겸하는 로직 계층에, TSV 관통 연결된 메모리 칩을 적층 한 구조입니다.
구체적인 숫자는, 인터페이스 속도는 DDR3 대비에서 15 배 이상, 소비 전력 / 비트는 70 % 감소한, 구현 면적은 RDIMM 대비에서 90 % 가까이 감소한 등. 여러 차선을 정리 한 모듈로 최대 통신 속도는 양방향 160GB / 초 입니다.
DDR4가 현재의 규격과 호환성을 유지하면서 점진적 고속화를 도모 반면 HMC 아키텍처에서 변혁함으로써 프로세서의 속도에 따라 잡을 수없는 "메모리의 벽 '을 깨는 혁신적인 규격 이라는 위치입니다.
